これらは2020年末までWEBストアにてネット販売していたFPGAサンプルコードのリストです。
現在はこれら単品のネット販売は全て終了させていただいており、
製品紹介用のドキュメントのみ閲覧可能な状態で残しています。

ネット販売は終了しましたが、引き続きゴフェルテックではFPGAの受託開発に力を注いで
取り組んで参ります。

このリストに関連する・しないを問わず、FPGAの設計やFPGAを含むボード開発のご依頼等が
ございましたら、弊社営業スタッフか本サイトにあるお問合せのページより、是非お気軽に
ご相談・お問合せください。経験豊かな弊社技術スタッフが、仕様検討段階から製品完成まで
しっかり開発をサポートさせていただきます。

タイトル	言語	機能概要
Ethernet GMII/MII FCS Checker	Verilog	イーサネットMAC内で、PHYからの受信データに含まれるFCS (Frame Check Sequence)をチェックする部分のサンプルコードです。ギガビットイーサ用のGMIIモードと10/100Mイーサ用のMIIモードの両方に対応しています。
Ethernet GMII/MII FCS Generator	Verilog	イーサネットMAC内で送信元データからFCS (Frame Check Sequence) を生成する部分のサンプルコードです。ギガビットイーサ用のGMIIモードと10/100Mイーサ用のMIIモードの両方に対応しています。
Event Relaxation Timer	VHDL/Verilog	アップ/ダウンでレートの異なるプログレッシブレートカウンタを応用した、イベントリラクゼーションタイマのサンプルコードです。
I2C 32bit-DIO	Verilog	I2Cスレーブのサンプルです。 レジスタ操作によって32ビットのデジタル入力・出力が可能です。
I2C 8bit-LED output	Verilog	I2Cスレーブのサンプルで、ライト値から8ビットのLED出力を生成します。
I2C Software Reset Decoder	Verilog	I2Cスレーブのサンプルです。General Callアドレスへのライトを受けてソフトウェアリセットを生成します。
Four 7Seg-LED Dynamic Display	VHDL/Verilog	4桁の7セグメントLEDを少ない信号数でダイナミック点灯させるサンプルです。
Monostable Multi-Vibrator	VHDL/Verilog	クロック同期型の単安定マルチバイブレータのサンプルです。
Receiver Block for UART	Verilog	UARTのデータ受信部分のサンプルコードです。16段のFIFOとシフトレジスタ、そしてステートマシンで構成されます。
PopuCount_I32_ACM32	Verilog	32ビット入力のポピュレーションカウンタ、およびアキュームレータ(積算カウンタ)です。
Transmitter Block for UART	Verilog	UARTのデータ送信部分のサンプルコードです。16段のFIFOとシフトレジスタ、そしてステートマシンで構成されます。
Baud Rate Generator for UART	Verilog	UART用ボーレートジェネレータ(BRG)のサンプルコードです。
JAN/EAN/UPC Code Checker	Verilog	商品バーコードで使われるJAN/EAN/UPCコードの正当性をチェックするサンプルです。
CRC-16-CCITT-False Gen & Chk	Verilog	CRC-16-X25の変形であるCRC-16-CCITT-Falseを、パラレルデータから生成・チェックするサンプルです。
CRC-16-X25 Gen & Chk	Verilog	X.25等で使用されるCRC-16-X25(CRC-16-CCITT)を、パラレルデータから生成・チェックするサンプルです。
Card Number Checker	Verilog	MOD9とMOD10を使ったサンプルコードで、16桁のクレジットカード番号の正当性をチェックするものです。
CRC-16-USB Gen & Chk	Verilog	USBのデータパケットで使用されるCRC-16-USBを、パラレルデータから生成・チェックするサンプルです。
CRC-5-USB Gen & Chk	Verilog	USBのトークンパケットで使用されるCRC-5-USBを、パラレルデータから生成・チェックするサンプルです。
Counter for Rotary Encoder	VHDL/Verilog	ロータリエンコーダのA/B相パルス入力を計数する、バイナリカウンタとグレイコードカウンタのセットです。
Asynchronous Arbiter	VHDL/Verilog	4つの非同期リクエスト入力を非同期信号のまま調停するアービタモジュールです。
DFF1 w SyncWarn	Verilog	非同期信号を同期化する際のガイド役として SIM警告機能を付加した、1ビットDフリップフロップのVerilogサンプルコードです。
DFF4 w SyncWarn	Verilog	非同期ベクター信号を同期化する際のガイド役として SIM警告機能を付加した、4ビットDフリップフロップのVerilogサンプルコードです。
SimVisFSM	Verilog	Verilogのコードでありながら、SIM波形中にステート名がアスキー表示されるステートマシンのサンプルです。少々トリッキーです。
Moving Average Calculator	VHDL	符号付き16ビットデータの移動平均の計算モジュールです。
TinySemaphore148	VHDL/Verilog	最小限の機能で構成した2値型セマフォです。複数のプロセスがリソースを共有する場合の、使用中・解放中を示す制御レジスタとして機能します。
Counter File 32bit x 256	VHDL/Verilog	デュアルポートメモリ上に構成するカウンタファイルです。
BusAcc LevelMeter	VHDL/Verilog	PCI等のバスの使用率を5%刻みでLED表示するレベルメータです。
BusSSO Reducer	VHDL/Verilog	バスのトグルビット数がバス幅の半分を超えた場合に全て反転出力とする、同時スイッチング出力低減器です。
PCIe PIPE 16bit Descrambler	Verilog	PCI Expressのデスクランブラ・モジュールです。
FIFO_32x16	Verilog	汎用のDPRAMとリード・ライトポインタで構成したFIFOモジュールです。
PWM Controller	VHDL	汎用的なPWNコントローラです。High/Lowのパルス幅を320ns単位で設定可能です。
RoundRobin Arbiter	VHDL/Verilog	8つのリクエストをラウンドロビン方式で調停するアービタ（=調停回路）モジュールです。
Heartbeat LED PWM	Verilog	PWMによるLEDハートビート点灯を実現したサンプルです。
AES-128 cipher module	Verilog	AES-128暗号化機能搭載モジュールです。
Watchdog Timer	VHDL	ウォッチドッグのタイムアウト時間を1～255秒の間から1秒単位で設定することが出来るウォッチドッグタイマー(WDT)のコントローラです。
Ethernet MDIO Master	Verilog	イーサネットPHYのレジスタをアクセスするためのMDIOマスタロジックです。
Binary Counter with Re-Sync-Out	VHDL/Verilog	カウンタ動作クロックとは異なるクロックに同期した出力を併せ持つ16ビットバイナリカウンタです。
Reset Generator	VHDL	デバイス内部PLLのステータス信号と外部入力リセット信号からリセット信号を生成します。
DI Cleaner	VHDL/Verilog	デジタル入力信号(DI、フラグ信号等)の耐ノイズ性を上げ、誤動作を防ぐ受信回路です。
Registers with AXI4-Lite interface	VHDL/Verilog	AXI4-Liteインタフェース接続のレジスタサンプルです。
Synchronizers (Pulse/Vector)	VHDL/Verilog	異クロック間でパルス信号/ベクタ信号を同期化します。
Intel Port80 Decode	VHDL	Intel LPC Busに出力されるBIOS Post Codeをデコードします。
Intel LPC Bus I/O Access	VHDL/Verilog	Intel LPC BusのI/Oアクセスによってリードライト可能なレジスタです。