TEL:086-227-0113
info@gopher-tec.jp
TOP page 製品情報 FPGAサンプルコードリポジトリ Watchdog Timer
Watchdog Timer

ウォッチドッグのタイムアウト時間を1~255秒の間から1秒単位で設定することが出来る
ウォッチドッグタイマー(WDT)のコントローラです。
本モジュールからはWDTのステータス信号及び、WDTエラー検出時のセットパルスが出力されます。
お客様は左記ステータス信号とエラーセットパルスを使用することで容易にWDTエラー時のシステム
動作を設計することが出来ます。

Port I/O  Description 
GCLK33M in 33MHzのクロック入力
GCLK_32R768KHZ in 32.768kHz のクロック入力
RST in リセット信号(Active High)
WDT_ENABLE_REG in WDTを有効にするフラグ入力(High:WDT有効,Low:WDT無効)
WDT_TIMESEL_REG[7:0] in WDTのタイムアウト時間を設定する8bitレジスタ値
 セット値 00001000[LSB]:8(Dec)×1秒 → タイムアウト時間 8秒
 セット値 10000000[LSB]:128(Dec)×1秒 → タイムアウト時間 128秒
(注意)
 セット値 00000000[LSB]はセットしないで下さい
WDT_TIMESEL_SET_PLS in WDTのタイムアウト時間がセットされたことを示すパルス信号
GCLK33Mに同期した1クロック幅のパルスを⼊⼒して下さい
WDT_KICK_PLS_REG in WDTのカウントアップをクリアするパルス信号
 GCLK33Mに同期した1クロック幅のパルスを⼊⼒して下さい
 WDT_ENABLE_REGがHigh且つ、本パルス信号でWDTは動作を始めます
 本パルス信号が⼊⼒されるたびにWDTのカウントアップがクリアされます
WDT_STS out WDTがカウントアップしていることを⽰すフラグ信号(High:動作中,Low:停⽌状態)
WDT_ERR_SET_PLS out WDTがタイムアウトエラーを検出したことを⽰すパルス信号(Active High)
 GCLK33Mに同期した1クロック幅のパルス信号を出⼒します
※特に注記のない限り、信号は全て正論理です。
本ソースコードはVHDL版のみとなっております。
詳細は下記の資料ダウンロードをクリックください。

Watchdog Timer
資料ダウンロード