TEL:086-227-0113
info@gopher-tec.jp
TOP page 製品情報 FPGAサンプルコードリポジトリ Intel LPC Bus IO Access
Intel LPC Bus IO Access

LPC(Low Pin Count BUS)のIO空間にマップされたレジスタに対してRead/Writeする回路です。

 (注意)
 本サンプルはLPCのIO空間として0x600h以降に16バイト分のレジスタをマップしています。
 LPCで使用可能なIO空間はBIOSによって決められるため、本サンプルと同じように0x600h以降が
 常に使用可能とは限りません。詳細はご使用になるBIOSのマニュアル等でご確認下さい。

Name I/O  Description 
RST in リセット信号(Active High)です。
非同期リセットとして使用されています。
LPC_GCLK in LPCのクロック信号です。
LPC_FRAME_N in LPCのFrame信号(Active Low)です。
LPC_AD[3:0] inout LPCのデータバスです。
S_AXI_WREADY out AXI slaveのwready信号です。
REG0_OUTPUT_SIGNAL[7:0] out Register0にWriteされたデータが反映された出力データです。
REG1_OUTPUT_SIGNAL[7:0] out Register1にWriteされたデータが反映された出力データです。
REG2_OUTPUT_SIGNAL[7:0] out Register2にWriteされたデータが反映された出力データです。
REG3_OUTPUT_SIGNAL[7:0] out Register3にWriteされたデータが反映された出力データです。
REG4_INPUT_SIGNAL[7:0] in Register4に反映される入力データです。
REG5_INPUT_SIGNAL[7:0] in Register5に反映される入力データ です。
REG6_INPUT_SIGNAL[7:0] in Register6に反映される入力データ です。
REG7_INPUT_SIGNAL[7:0] in Register7に反映される入力データ です。
※特に注記のない限り、信号は全て正論理です。
本ソースコードはVHDL版とVerilog版となっております。
詳細は下記の資料ダウンロードをクリックください。

Intel LPC Bus IO Access
資料ダウンロード