DI Cleaner
デジタル入力信号に重畳されるチャタリング等のノイズをクリーニングし出力します。
デジタル入力信号は、RST_FLTR_TIMERによって設定されるクロック周期でサンプリングされます。
サンプリングされた値が、5回連続して同じ値となった場合に限り、後段の回路に伝わるよう設計する
ことで、ノイズ耐性を高めています。
デジタル入力信号は、RST_FLTR_TIMERによって設定されるクロック周期でサンプリングされます。
サンプリングされた値が、5回連続して同じ値となった場合に限り、後段の回路に伝わるよう設計する
ことで、ノイズ耐性を高めています。
※特に注記のない限り、信号は全て正論理です。
本ソースコードはVHDL版とVerilog版となっております。
詳細は下記の資料ダウンロードをクリックください。
詳細は下記の資料ダウンロードをクリックください。