Intel Cyclone V SoC SEシリーズ / コンパクトSoM
ArmFrogs-ALICE
本製品はインテルCyclone V SoC SEシリーズを搭載し、周辺機能を厳選したシンプルで使いやすい
FPGAボードです。産業機器向けとしてFPGAの特性を生かした様々な処理に対応するため、
外部接続用の豊富なIOを用意しています。
また、FPGA入門用や教育教材用としても最適であり、教育教材用FPGAサンプルや演習の設計にも対応
できます。特に、電源に発生するノイズを観測することで暗号鍵を推測するサイドチャネル攻撃(※)の
研究用としてFPGA用電源観測用ポイントを設けたバージョンもあります。
※ ゴフェルテックではFPGAに実装した暗号機能(AES暗号、楕円曲線暗号等)のサイドチャネル攻撃対策を研究
しています。
仕様
ブロック図
技術文書ダウンロード
FPGAボードです。産業機器向けとしてFPGAの特性を生かした様々な処理に対応するため、
外部接続用の豊富なIOを用意しています。
また、FPGA入門用や教育教材用としても最適であり、教育教材用FPGAサンプルや演習の設計にも対応
できます。特に、電源に発生するノイズを観測することで暗号鍵を推測するサイドチャネル攻撃(※)の
研究用としてFPGA用電源観測用ポイントを設けたバージョンもあります。
※ ゴフェルテックではFPGAに実装した暗号機能(AES暗号、楕円曲線暗号等)のサイドチャネル攻撃対策を研究
しています。
仕様
ブロック図
技術文書ダウンロード
| SoC ※1 | メーカ | Intel Corporation | |
|---|---|---|---|
| シリーズ | Intel Cyclone V SoC SEシリーズ | 型式 | 5CSEBA6U19C8N | 5CSEBA4U19C8SLN |
| CPUコア | Cortex-A9, Dual core | Cortex-A9, Single core | |
| メモリ | DDR3(HPS) | 1GByte, 32bit | |
| EEPROM(HPS) | 1、12C, 128kbit | ||
| I/O | Ethernet | 1, RJ-45, 10/100/1000Base-T | |
| USB2.0(UART) | 1, Micro-AB, UART-USB(Device) | ||
| microSD | 1, FPGA Configuration / HPS Boot, 3.3V | ||
| JTAG(FPGA) | 1, 10pin,2.54mm ピンヘッダ | ||
| Reset SW | 1, プッシュスイッチ | ||
| リセット入力 | 1, 拡張コネクタ部から入力 | ||
| 汎用I/O | DIP-SW(FPGA) | 1, 汎用, 4bit | |
| LED(HPS) | 4, 汎用, Green | ||
| LED(FPGA) | 4, 汎用, Green | ||
| GPIO(HPS) | 4, 汎用, 2.54mm ピンヘッダ | ||
| GPIO(FPGA) | 4, 汎用, 2.54mm ピンヘッダ | ||
| Single End GPIO(FPGA) | 20, 汎用, Single-End, スルーホール(2.54mm ピンヘッダ搭載可) | ||
| Differential GPIO(FPGA) | 12, 汎用, Differential, Tx=6, Rx=6, スルーホール(2.54mm ピンヘッダ搭載可) | ||
| 表示 | Power LED | 1, Green, 内部電源正常時に点灯 | |
| 電源 | 入力電源 | DC5V(DCジャックから受電), 拡張コネクタ部からの受電も可能 | |
| 機械仕様 | 外形 | 110mm × 80mm (突起物を除く) | |
| 環境仕様 | 使用温度範囲 | 0～40℃ ※2 | |
| 使用温度範囲 | 95％RH以下(結露無きこと) | ||
| その他 | 特殊仕様 |
サイドチャネル攻撃対策研究用として、FPGAのコア電源観測ポイントを搭載。 FPGAのコア電源用バイパスコンデンサは非搭載バージョンも用意。※3 |
|
※1 Logic Elementサイズ、スピードグレード、CPUコア数が異なるCyclone V SoC SEシリーズも搭載可能。
※2 拡張温度範囲をご希望の方は弊社までお問い合わせください。
※3 サイドチャネル攻撃対策研究用をご希望の方は弊社までお問い合わせください。
■ArmFrogs-ALICE ハードウェアマニュアル (全バリエーション共通)
MN080014-00［作成日 2019/10/02］
ArmFrogs-ALICEのハードウェア機能に関するマニュアルです。サイドチャネル攻撃研究用バージョンと標準バージョンの 両バージョンに関する機能を記載しています。
ハードウェア機能の詳細や外形等は本マニュアルでご確認下さい。
■ArmFrogs-ALICE サンプルFPGAマニュアル (AES暗号化機能)
MN080028-01［作成日 2020/01/17］
サイドチャネル攻撃研究用に付属するAES暗号化機能を搭載したFPGAサンプルプロジェクトのマニュアルです。
Verilog-HDLで記述したAES暗号化機能のFPGAプロジェクトとHPSで動作するサンプルソフトウェアを含んでいます。
AES暗号化機能の詳細やレジスタマップ、FPGAのアップデート方法、ソフトウェアに関する情報は本マニュアルでご確認下さい。
■ArmFrogs-ALICE サンプルFPGAマニュアル (レジスタアクセス)
MN080030-00［作成日 2019/11/05］
標準版に付属するFPGAサンプルプロジェクトのマニュアルです。
標準版にはFPGAに搭載したレジスタでLEDやスイッチを操作する機能をサンプルプロジェクトとして付属しています。
FPGA機能はAXI-LiteインタフェースでHPSと接続したレジスタ機能であり、Verilog-HDLで記述しています。 また、HPSで動作するFPGA制御用のサンプルソフトウェアも付属しています。
標準版付属機能の詳細やレジスタマップ、FPGAのアップデート方法、ソフトウェアに関する情報は本マニュアルでご確認下さい。
※ 技術文書の内容は予告なく変更する場合があります。
※2 拡張温度範囲をご希望の方は弊社までお問い合わせください。
※3 サイドチャネル攻撃対策研究用をご希望の方は弊社までお問い合わせください。
■ArmFrogs-ALICE ハードウェアマニュアル (全バリエーション共通)
MN080014-00［作成日 2019/10/02］
ArmFrogs-ALICEのハードウェア機能に関するマニュアルです。サイドチャネル攻撃研究用バージョンと標準バージョンの 両バージョンに関する機能を記載しています。
ハードウェア機能の詳細や外形等は本マニュアルでご確認下さい。
■ArmFrogs-ALICE サンプルFPGAマニュアル (AES暗号化機能)
MN080028-01［作成日 2020/01/17］
サイドチャネル攻撃研究用に付属するAES暗号化機能を搭載したFPGAサンプルプロジェクトのマニュアルです。
Verilog-HDLで記述したAES暗号化機能のFPGAプロジェクトとHPSで動作するサンプルソフトウェアを含んでいます。
AES暗号化機能の詳細やレジスタマップ、FPGAのアップデート方法、ソフトウェアに関する情報は本マニュアルでご確認下さい。
■ArmFrogs-ALICE サンプルFPGAマニュアル (レジスタアクセス)
MN080030-00［作成日 2019/11/05］
標準版に付属するFPGAサンプルプロジェクトのマニュアルです。
標準版にはFPGAに搭載したレジスタでLEDやスイッチを操作する機能をサンプルプロジェクトとして付属しています。
FPGA機能はAXI-LiteインタフェースでHPSと接続したレジスタ機能であり、Verilog-HDLで記述しています。 また、HPSで動作するFPGA制御用のサンプルソフトウェアも付属しています。
標準版付属機能の詳細やレジスタマップ、FPGAのアップデート方法、ソフトウェアに関する情報は本マニュアルでご確認下さい。
※ 技術文書の内容は予告なく変更する場合があります。